首頁 > 產(chǎn)品中心 > 半導(dǎo)體仿真 
1. 概述
Ansys Exalto是功能強(qiáng)大的LVS后RLC提取軟件解決方案，使IC設(shè)計(jì)工程師能夠在簽核階段準(zhǔn)確預(yù)測電磁耦合效應(yīng)。
Exalto可以通過提取集總元件寄生效應(yīng)并生成用于電，磁和基板耦合的準(zhǔn)確模型來捕獲設(shè)計(jì)層次結(jié)構(gòu)中不同模塊之間未知的串?dāng)_。Exalto與大多數(shù)LVS工具交互，并且可以補(bǔ)充您選擇的RC提取工具。
2. 功能特點(diǎn)
? 確定串?dāng)_的根本原因，包括電，磁和基板耦合
使用Exalto，您可以：
· 研究屬于不同設(shè)計(jì)層次結(jié)構(gòu)級別的高復(fù)雜度網(wǎng)絡(luò)和模塊之間的串?dāng)_
· 將關(guān)鍵網(wǎng)絡(luò)/無源設(shè)備的完全耦合EM模型與電路其余部分的RC提取的網(wǎng)表組合到單個提取的視圖或網(wǎng)表中
· 使用不同的關(guān)鍵網(wǎng)絡(luò)集運(yùn)行多個“假設(shè)”場景，而無需接觸測試臺原理圖
· 無論您提取部分布局還是整個布局，都可以自動將Exalto提取的模型反向注釋到原始原理圖或LPE提取的網(wǎng)表中
? 分析以前“太大而無法分析”的電路
Exalto核心的Ansys建模引擎功能使您能夠輕松分析復(fù)雜的布局。使用Exalto中的“點(diǎn)擊”界面，可以輕松捕獲具有大型數(shù)字總線/控制信號的敏感RF電路之間的復(fù)雜耦合情況。
獨(dú)特的網(wǎng)表減少方法使輸出網(wǎng)表非常緊湊（與本地網(wǎng)表相比，元素和節(jié)點(diǎn)減少了90％以上），從而進(jìn)一步擴(kuò)展了可以使用Exalto解決的問題的規(guī)模。由于輸出網(wǎng)表太大而無法仿真，帶有附加的高頻選項(xiàng)的傳統(tǒng)RC提取器遇到了容量瓶頸。Exalto的網(wǎng)表減少可緩解此問題，并將其容量提高一個數(shù)量級。
? 高效的RLC提取引擎
Exalto使用Ansys的建模引擎構(gòu)建，該引擎是業(yè)內(nèi)高效的電磁引擎。這意味著對600um X 400um的密集的7金屬層電網(wǎng)進(jìn)行EM提取需要幾分鐘。功率放大器中所有螺旋線與關(guān)鍵數(shù)字線之間的耦合模型需要花費(fèi)幾秒鐘的時間。
? 與任何第三方LVS和LPE工具的集成非常流暢
Exalto與第三方LVS工具（例如Cadence PVS，Mentor Graphics Calibre LVS和Synopsys ICV）無縫連接。Exalto輸出可以與Cadence Quantus QRC，Mentor Graphics Calibre PEX和Synopsys StarRC等??第三方LPE工具的輸出自動組合。Exalto還支持“提取的視圖”和“提取的網(wǎng)表”。
? 輸出模型支持所有電路分析
使用Exalto，您可以生成：
· 適用于AC，諧波平衡和SP分析的無源因果直流精確S參數(shù)模型
· 無源，因果和高度緊湊的RLC網(wǎng)表模型，適用于瞬態(tài)，射擊和噪聲分析
· 可以始終模擬的SPICE / SPECTRE格式的RLC網(wǎng)表
