首頁 > 產(chǎn)品中心 > 半導(dǎo)體仿真 
1 概述
ANSYS Totem是晶體管級電源可靠性、噪聲和可靠性仿真平臺，該平臺可以使您的IP、模擬、混合信號設(shè)計和全定制數(shù)字設(shè)計滿足越來越嚴(yán)格的電源完整性及可靠性要求。Totem具有SPICE級別的分析精度，并支持在分析時納入封裝以及襯底寄生。
? 完整的解決方案
Totem支持用于模擬、LEF / DEF（用于數(shù)字）的主要數(shù)據(jù)格式（GDS，OASIS，LVS數(shù)據(jù)庫等），并且與主要的spice仿真環(huán)境兼容。它具有處理非常大的設(shè)計的能力，并具有出色的宏建模功能，可以為SOC signoff生成準(zhǔn)確而緊湊的IP模型。
? 一流的Signoff Analysis
Totem的提取、模擬、電遷移和自熱分析核心引擎均通過了主要技術(shù)節(jié)點的認(rèn)證，并多次與Spice和硅測量結(jié)果進(jìn)行了關(guān)聯(lián)。Totem已通過多家主要鑄造廠的認(rèn)證，并且是多家主要半導(dǎo)體公司的首選signoff工具。
? 廣泛的設(shè)計范圍
Totem提供了涵蓋從早期到signoff的全面分析套件。它可以有效地處理各種設(shè)計風(fēng)格，例如SerDes，數(shù)據(jù)轉(zhuǎn)換器，電源管理IC，嵌入式存儲器，DRAM，閃存，F(xiàn)PGA和芯片圖像傳感器。此外，它還提供多種分析功能，包括基板噪聲分析，RDSON分析，熱和ESD分析，以應(yīng)對不同設(shè)計中的挑戰(zhàn)。它還為客戶提供了一個可配置的座艙，可根據(jù)工作流程自定義其分析。
2 功能特點
? 經(jīng)硅驗證的模擬及混合信號EM/IR設(shè)計signoff
Totem靜態(tài)分析可幫助您驗證IP及全芯片設(shè)計的電源地網(wǎng)絡(luò)的魯棒性。動態(tài)電壓降分析可暴露因局部晶體管同時開關(guān)而導(dǎo)致的設(shè)計缺陷，并可反映實際的電路操作以及因此引起的包括變化的電流需求，及其與電源網(wǎng)絡(luò)的電容及電感寄生的相互影響——可能導(dǎo)致電源電壓下降或接地電位反彈。
Totem可以分析從系統(tǒng)/PCB到片上電源地及襯底的整個電源地分配網(wǎng)絡(luò)上的噪聲傳播。多個客戶對硅實測值和Totem的仿真結(jié)果進(jìn)行過驗證并高度認(rèn)可，這充分證明了Totem的精確度。硅實測和仿真結(jié)果驗證包括從IP到全定制芯片，工藝節(jié)點也擴(kuò)展到涵蓋目前先進(jìn)的技術(shù)節(jié)點，包括7nm。
Totem是業(yè)界優(yōu)秀的模擬及混合信號電源噪聲完整性及可靠性設(shè)計交付解決方案，所有的大型半導(dǎo)體公司在生產(chǎn)流程中都會使用，這無疑是對Totem精確度的進(jìn)一步認(rèn)可。
? 早期和設(shè)計中分析
在模擬和混合信號設(shè)計中，通常認(rèn)為EM和IR分析盡可能接近錄音帶。這是由于傳統(tǒng)工作流程的基本局限性所致，要求設(shè)計必須保持LVS干凈以執(zhí)行提取，仿真并獲得可靠的EMIR結(jié)果。但是，隨著設(shè)計周期的縮短，在設(shè)計過程的早期階段就越來越需要進(jìn)行設(shè)計內(nèi)分析。這是由于技術(shù)的擴(kuò)展，導(dǎo)致更薄的互連表現(xiàn)出更高的寄生電阻，更低的EM容限，更高的功率密度和更低的工作電壓。
Totem提供了各種功能，例如電網(wǎng)缺陷分析，缺少通孔，P2P檢查以及各種早期的靜態(tài)和動態(tài)IR和EM分析，這些功能可以突出設(shè)計缺陷，而這些缺陷的成本很高，難以解決貼片問題。這些內(nèi)容以直觀和用戶友好的方式呈現(xiàn)給設(shè)計人員，使他們可以做出關(guān)鍵的設(shè)計決策，例如電網(wǎng)規(guī)劃，凸塊放置，去耦電容帽優(yōu)化，關(guān)鍵網(wǎng)絡(luò)上的EM等。
? 電源管理芯片的分析
移動及IoT設(shè)備的爆炸性增長以及這些設(shè)備對能耗效率要求的提高推動了對電源管理IP的需求。任何可能導(dǎo)致局部電流密度增加、電壓下降或噪聲耦合的設(shè)計缺陷都會影響電力配送。因此，設(shè)計人員必須找出此類缺陷，尤其是特定于電源管理電路的缺陷。因為電源管理IP廣泛應(yīng)用于全芯片集成的多種功能模塊，設(shè)計人員必須在全芯片設(shè)計的背景下看待這些缺陷，這無疑更具挑戰(zhàn)。
Totem是適用于全芯片模擬、混合信號I/O設(shè)計的電壓降、可靠性（EM/ESD）及噪聲耦合分析的綜合性仿真平臺。同時針對電源管理芯片，Totem可以對電阻、電流密度及保護(hù)環(huán)這些重要項目進(jìn)行分析，確定設(shè)計缺陷。此類驗證既可以在PMIC模塊或IP的設(shè)計階段完成，也可以在全芯片頂層級別的集成階段完成。
? Signoff分析
選擇正確的矢量來給電網(wǎng)施加壓力是一個挑戰(zhàn)，因此設(shè)計人員可能經(jīng)常會運行更長的仿真來涵蓋更多場景。在整體模擬中包括電網(wǎng)復(fù)雜性會大大增加傳統(tǒng)流程的分析時間，而傳統(tǒng)流程耗時數(shù)天至數(shù)周。這使得任何ECO更改都變得不可能，并可能導(dǎo)致昂貴的金屬重制，甚至導(dǎo)致硅產(chǎn)量問題。
Totem提供了多種選項，可以對大型混合信號設(shè)計進(jìn)行準(zhǔn)確的簽核。諸如布局和路線數(shù)字?jǐn)?shù)據(jù)庫的本地處理以及復(fù)雜AMS的層次分析之類的關(guān)鍵功能通過促進(jìn)自下而上的匯總視圖，極大地簡化了總體流程，在該匯總視圖中，塊所有者可以對其塊進(jìn)行全面驗證并匯總一個全面的多狀態(tài)晶體管頂級分析的抽象級別或抽象宏模型。在將幾個模塊與數(shù)字位置和路線數(shù)據(jù)集成在一起的同時，仿真可以利用并對齊子模塊的不同功能狀態(tài)，以模擬幾種可能給電網(wǎng)帶來壓力的最壞情況。
復(fù)雜混合信號接口的經(jīng)典示例是PHY接口。串行接口（又名SerDes）可以分為定義明確的子塊，如時鐘和數(shù)據(jù)片。可以將它們分析并建模為宏模型。這些宏模型可以保留完整的，未降低的電網(wǎng)，直至器件擴(kuò)散，以及詳細(xì)的多狀態(tài)電流曲線，為不同的功能狀態(tài)建模。此外，接口中的任何數(shù)字模塊都可以使用向量（VCD / FSDB）或無向量的方法進(jìn)行詳細(xì)建模，直至標(biāo)準(zhǔn)單元級別。完整的IP級別分析需要將這些時鐘和數(shù)據(jù)切片視圖結(jié)合起來，并包括封裝模型以執(zhí)行詳細(xì)的瞬態(tài)電壓降分析。Totem分析了噪聲在整個功率傳輸網(wǎng)絡(luò)中的傳播情況，從封裝到芯片上電網(wǎng)和基板網(wǎng)絡(luò)，整個功率傳輸網(wǎng)絡(luò)都在傳播。
? 高速千兆SerDes IP分析
由于高速SerDes的性質(zhì)，抖動（影響錯誤率）、功率（影響每比特能量）以及可靠性（影響集成電路的長期操作）是設(shè)計師經(jīng)常面臨的挑戰(zhàn)。使用先進(jìn)的制程技術(shù)導(dǎo)致電流密度增加，同時結(jié)合熱的因素會極大地影響電源完整性以及 EM可靠性問題，這進(jìn)一步增加了設(shè)計障礙難度。為了盡可能降低故障風(fēng)險，必須對SerDes IP從內(nèi)部每個單獨模塊到整個IP針對電源噪聲以及可靠性問題做檢查。
Totem提供一個綜合性的仿真框架，適用于模擬、混合信號 I/O 設(shè)計的電壓降、襯底噪聲、可靠性（EM/ESD）及噪聲耦合分析。此外，Totem可生成SerDes IP電源模型用于頂層設(shè)計分析，以實現(xiàn)全覆蓋的芯片壓降、電遷移以及ESD完整性分析。這些模型增加了SerDes在全芯片級分析時的功耗特征可信度和覆蓋率。
? 襯底噪聲分析
電路中常見的是來自于高速數(shù)字電路的噪聲到敏感的模擬及RF塊的噪聲耦合。這需要展開真正的模數(shù)混合電源噪聲及可靠性分析。
Totem具有晶圓代工廠確認(rèn)的具有成功流片案例追蹤記錄，用于襯底噪聲分析簽核的混合信號EM/IR工具，它可以幫助您進(jìn)行噪聲時域、頻域分析及評估保護(hù)環(huán)質(zhì)量的影響，從而加快設(shè)計交付。
NXP利用此功能將多個無線電集成到單個芯片上，同時盡可能地降低了來自片上高速數(shù)字信號的襯底噪聲。他們的分析結(jié)果也與實際硅片結(jié)果匹配的很好。
? 高級調(diào)試
根本原因分析以及假設(shè)性修復(fù)是任何分析工具都應(yīng)具備的重要功能，尤其是關(guān)注降低噪聲容限、增加熱效應(yīng)并盡可能減少封裝及PCB寄生效應(yīng)的電源噪聲完整性及可靠性解決方案。在包含數(shù)字、模擬及RF信號的混合信號芯片上，復(fù)雜性更為突出。
Totem基于布局的分析以及內(nèi)置圖形化界面通過將仿真結(jié)果疊于布局之上，全面直觀地顯示故障原因，這便于您快速展開交互式根本原因分析以及假設(shè)性修復(fù)，進(jìn)而顯著縮短調(diào)試周期。
Totem的通用、多功能圖形化界面的外觀和感覺類似于版圖編輯器，并通過精密的多選項卡、多窗格功能提供對仿真結(jié)果的完全可視性。
? IP signoff及SoC集成
IP是每個SoC設(shè)計中不可或缺的一部分。無處不在的連接性需求已經(jīng)推動SoC中的集成程度甚至已經(jīng)超越摩爾定律的預(yù)測范圍。IP不僅需要在獨立模式下工作，還需要同其他第三方IP一起集成于目標(biāo)SoC之后的復(fù)雜電路環(huán)境中工作。IP集成及驗證被視為SoC設(shè)計師面臨的幾個嚴(yán)峻的挑戰(zhàn)。芯片頂層壓降分析時，同一IP在兩種不同的工作模式下操作，電壓降可能迥然不同。為確保IP在SoC中電源完整性，設(shè)計師必須精確建模并描述IP在不同操作模式下的特性用于頂層電壓降分析。將IP移交給SoC團(tuán)隊時，提交的數(shù)據(jù)也必須包括IP的電氣及物理屬性，以及電源完整性簽核限制參數(shù)等信息。
? 先進(jìn)的可靠性分析
盡管FinFET在面積，性能方面具有多個優(yōu)勢，但FinFET設(shè)計上的局部熱梯度可以達(dá)到器件上高達(dá)30攝氏度的溫度，這主要歸因于FinFET超薄，高電阻互連的3D特性以及導(dǎo)熱性差的電介質(zhì)。Totem提供了全面的EM signoff，包括電源/信號EM分析，建模焦耳加熱，F(xiàn)inFET的導(dǎo)線耦合和自熱以及它們對互連的影響。主要代工廠均已啟用該流程，進(jìn)行FinFET設(shè)計的客戶均使用該流程。Totem還啟用了統(tǒng)計EM預(yù)算編制功能，可以滿足汽車和其他關(guān)鍵任務(wù)應(yīng)用程序的需求。
